Search again

Found: 2  Titles

Order by :    Show:   Per Page
image
การสร้างวงจรกรองสัญญาณปรับค่าหน่วงเป็นเศษส่วนโดยใช้เอฟพีจีเอ = An FPGA-based implementation of variable fractional delay fulter / อัศนัย นิธิโรจนานนท์.
Author
อัศนัย นิธิโรจนานนท์.
Published
2552.
Call Number
EThesis
Location
ห้องสมุดสำนักการเรียนรู้ตลอดชีวิตฯ

image

Search Tools: Get RSS Feed
Style Switcher
Theme Colors

Layout Styles