Search Results

Search again

Found: 2  Titles

Order by :    Show:   Per Page
Select Page   |   Deselect Page   |   Export saved(0)   |   Clear saved(0)
image
Introduction to logic synthesis using Verilog HDL / Robert B. Reese, Mitchell A. Thornton
Author
Reese, Robert B.
Published
[San Rafael, CA] : Morgan & Claypool, c2006.
Call Number
TK7868.L6 R4i
Location
ห้องสมุดสำนักการเรียนรู้ตลอดชีวิตฯ
Book Loading...
image
Introduction to logic synthesis using Verilog HDL Robert B. Reese, Mitchell A. Thornton.
Author
Reese, Robert B.
Published
San Rafael, Calif. (1537 Fourth Street, San Rafael, CA 94901 USA) : Morgan & Claypool Publishers, c2006.
Call Number
TK7868.L6 R445 2006,621.395 22,MoCl 6812806 IEEE
Book Loading...
Search Tools: Get RSS Feed

About us

WALAI AutoLib is library automation system produced by Informatic Innovation Research Unit (IIRU), Walailak University.

Statistics

 Starting from date  14 Dec 2562

Today
115
This month
17,807
This year
501,134
All
2,097,863

Recent News

ห้องสมุดคณะสถาปัตยกรรม ศิลปะและการออกแบบ ปิดบริการชั่วคราว เพื่อปรับปรุงอาคาร

Read 1745

วัน-เวลา เปิดให้บริการ ห้องสมุดคณะสถาปัตยกรรม ศิลปะและการออกแบบ

Read 1482

เปิดบริการให้คำปรึกษาการใช้งานระบบ iThesis (Counseling Services)

Read 819

Read More

Useful Links

Contact Us

1 Chalong Krung, 1 Alley, Lat Krabang, Bangkok 10520
Phone: 02 329 8556
Email: library@kmitl.ac.th
Enter to my library site (KLLC) KMITL Lifelong Learning Center

2020 © WALAI AutoLib. ALL Rights Reserved. | utm20240604

Style Switcher
Theme Colors
Layout Styles
Wide
Boxed